思思久久96热在精品国产10-思思久久96热在精品国产免费-思思久久99-思思久久99热-一级毛片免费观看视频-一级毛片免费看

D1SA_cat5_cn_131029.pdf (1940 K) 下载次数:20 我是剛?cè)腴T的小白，時(shí)序邏輯有點(diǎn)搞不懂，詳情如下：
1. PLC型號(hào);Q06UDV   1個(gè)
輸入端：QX81  1個(gè)
輸出端：QY81P  1個(gè)
數(shù)碼管：Autonics(奧托尼克斯）D1SA系列   2個(gè)
DI數(shù)據(jù)輸入
CK時(shí)鐘輸入，
普通撥動(dòng)開關(guān)   8個(gè)
2. 主要功能如下：
    用撥碼開關(guān)  上撥加數(shù)字，下?lián)軠p數(shù)字，只有能顯示就行，
   .數(shù)碼管資料如下：多級(jí)連接輸入方式，四位七段數(shù)碼管，
求大神幫助，
    

QY81P屬于源極，采用正邏輯，并聯(lián)方式就可以，說(shuō)明書介紹挺詳細(xì)的。

如果采用串行輸入數(shù)據(jù)的話，建議采用單片機(jī)，用PLC控制比較復(fù)雜，時(shí)序比較難保證。

引用

引用第2樓葉凌影于2017-12-25 18:08發(fā)表的  :
感覺(jué)很難做，謝謝你的意見(jiàn)，

按照正邏輯那張表輸出電平就可以。